• .
  • Willkommen im Forum!
  • Alles beim Alten...
  • Du hast kaum etwas verpasst ;-)
  • Jetzt noch sicherer mit HTTPS
Hallo, Gast! Anmelden Registrieren


Abgründe des LTSpice
#1
LT-Spice kennt einen "jumper.asy". Definiert ist das Schaltzeichen wie bei einem FET. Aber so lange man den Dateinamen "jumper.asy" nicht abändert, funktioniert das Teil als (modellfreier) Jumper.

Trick: es hindert einen keiner daran, unter dem Namen "jumper.asy" andere Schalter zu verstecken, wenn man sie nur in gesonderten Verzeichnissen abspeichert Wink
 
#2
Das einige Simus nach einem Update nicht vernüftig laufen, ist ja schon einigen aufgefallen ... denoch hab ich es heute mal wieder probiert Cool

Version ist jetzt 4.03v

Natürlich ging meine "Referenzsimu" nicht ... Damped Pseudo ... motz
Also deswegen mal in der LTSpice YahooGroup geforstet und diese option gefunden :

.options ptrantau=0

Schaltet die nervige Damped Pseudo suche ab und die Simu läuft wieder wie gewohnt, auf der frischen LTSpice Version Tongue
Also es lohnt sich definitiv dort mal rein zuschauen.
"Ich hab Millionen von Ideen und alle enden mit Sicherheit tödlich."
 
#3
Wir können ja Gastgeschenke mitbringen. In unserem Download-Bereich sind ja diese selbstgemachten Phillips-D-Amps und dann unser schneller IR2110... von mir aus "distributier" das gerne... Smile
 
#4
Hänge da auch nur mit nem "Schnüffelaccount" drinn ... da liegt ziemlich viel rum LTYahoo.pdf .
"Ich hab Millionen von Ideen und alle enden mit Sicherheit tödlich."
 
#5
Helmut Sennewald scheint ein Spice-Messie zu sein.

Da sind ja auch die 4069 drin. Nicht schlecht. Ich wollte nochmal gelegentlich testen, ob sich diese sonderbare Querstromfreiheit meiner MOS-Gegentaktstufen weiter absichern lässt.

Also ok... ich registrie mich da....
 
#6
Zitat:Also ok... ich registrie mich da....

;pop;corn;
"Ich hab Millionen von Ideen und alle enden mit Sicherheit tödlich."
 
#7
Hat er aufgeräumt, oder warum seh ich fast überall:

"The requested document is not accessible" motz
 
#8
Beispiel ?
überrascht
"Ich hab Millionen von Ideen und alle enden mit Sicherheit tödlich."
 
#9
JETZT gehts überrascht

Ich schwör, dass eben so ziemlich nichts ging.
 
#10
Hem ... gibts, von Hand mal abgesehen, ne Möglichkeit nen subckt aus nem Spicemodell zeichnen zu lassen ?
"Ich hab Millionen von Ideen und alle enden mit Sicherheit tödlich."
 
#11
Nö. Aber zeigt mal den subckt. Sooooo schwer kanns doch nicht sein...
 
#12
Oki ..

.SUBCKT IXDD409 VCC IN EN GND VCC OUT OUT1 GND
ROUT1 OUT OUT1 1m
Q_Q5 N209276 N03676 GND BC107A
C_C5 N02728 GND 1uF
R_R25 N242307 EN 10K
R_R9 N02728 GND 10k
C_C3 VEE GND 100uF
R_R24 GND TP 10K
R_R26 GND N242307 724
M_Q2 N04428 N209276 GND GND MNMOS
R_R18 N01509 GND 10k
X_U4 VCC VEE GND LM7805C
X_U6A N336660 N336660 N295639 VEE GND 74ACT08 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
R_R12 OUT GND 10k
R_R17 N82692 GND 10k
R_R34 GND GND 0.0001
R_R16 IN N82692 100
M_Q1 N04213 N209203 GND GND MNMOS
C_C6 VSS GND 47uf
M_Q3 N104168 N04428 VCC VCC MPFET
R_R1 VCC N04213 10K
R_R70 GND TEST 1k
X_U22A N295262 N295262 TEST VEE GND 74ACT00 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
R_R15 N161018 GND 10k
R_R38 N260557 VCC 10k
X_U9A N02728 N01509 N03600 VEE GND 74ACT00 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
X_U2A N260557 N260557 N259753 VSS GND 74ACT08 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
R_R2 VCC N04428 10K
C_C2 GND VCC 0.1uF
D_D6 GND N02728 BZ-056
C_C4 VCC GND 100uF
R_R39 GND N260557 2k
R_R3 N02959 N03030 5
C_C7 N02959 N03030 1nf
R_R35 GND VT 10k
D_D1 N82834 VCC D1N4376
D_D5 GND VSS BZ-056
X_U10A N01509 N161018 N02959 VEE GND 74ACT02 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
R_R19 GND N295262 10k
R_R22 VCC N209276 5.0K
R_R5 N03600 N03676 5
C_C8 N03600 N03676 1nf
R_R6 N03676 GND 10k
R_R13 HENABLE N02728 100
D_D3 N02182 VCC D1N4376
R_R7 N03600 GND 10k
X_U5A TP N336660 VEE GND 74ACT04 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
X_U1A N242307 VT VSS GND 74ACT14 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
R_R23 VCC N209203 5.0K
R_R10 N02728 GND 10k
X_U7A N82692 TP VEE GND 74ACT04 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
R_R33 GND GND 0.0001
R_R27 GND N336660 10k
X_U3A VT N259753 HENABLE VSS GND 74ACT08 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
R_R37 GND TP 10k
Q_Q6 N209203 N03030 GND BC107A
R_R21 TEST N01509 0.0001
R_R31 VCC VSS 100
R_R4 N03030 GND 10k
R_R36 GND N259753 10k
D_D2 GND N82834 D1N4376
M_Q4 N104168 N04213 GND GND MNFET
R_R11 N104168 OUT 1
R_R29 HENABLE N242974 10
R_R28 GND N295639 10k
X_U8A N02728 N161018 VEE GND 74ACT04 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
D_D4 GND N02182 D1N4376
R_R8 N02959 GND 10k
C_C1 VCC GND 220uF
X_U23A N295639 N295639 N295262 VEE GND 74ACT00 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
R_R30 GND N242974 100k
.MODEL MNMOS NMOS
+LEVEL=3
+W=4E-6
+L=2E-6
+ NSS = 0.00000E+00 VTO = 6.30000E-01 TOX = 1.90000E-08
+ XJ = 1.66632E-07 LD = 0.04000E-06 RSH = 6.40359E+02
+ NSUB = 1.82429E+16 NFS = 1.26963E+11 UO = 5.95254E+02
+ VMAX = 1.86907E+05 DELTA = 8.22502E-01 THETA = 5.77858E-02
+ ETA = 2.19310E-02 KAPPA = 2.60564E-01
+ CGSO = 7.263E-11 CGDO = 7.263E-11 CGBO = 1.11890E-10
+ CJ = 2.59E-04 CJSW = 2E-10 PB = 0.811
*+ MJ = 0.36 MJSW = 0.31 TPG = 1
*+ DW =-0.18000E-06 DL =-0.72500E-06
*+ XQC = 1
.MODEL MPFET PMOS(LEVEL=3 W=4e-3 L=0.01e-006)
.MODEL MNFET NMOS(LEVEL=3 W=4E-3 L=0.01e-006)
.MODEL BC107A NPN
.MODEL BZ-056 D RS=1.000E-3 CJO=1.000E-12 M=.3333 VJ=.75 ISR=7.539E-6 BV=5.009
+ IBV=43.11E-3 TT=144.3E-9
.MODEL D1N4376 D
.ENDS
*$

.param RGOUT 10
.param CGOUT 200p
.subckt 74ACT00 in1 in2 out vcc v00
B1 out1 v00 V=if( ((V(in1,v00)>1.4)&(V(in2,v00)>1.4)), 0, V(vcc,v00) )
R1 out1 out {RGOUT}
C1 out v00 {CGOUT}
.ends 74ACT00

.subckt 74ACT02 in1 in2 out vcc v00
B1 out1 v00 V=if( ((V(in1,v00)>1.4)|(V(in2,v00)>1.4)), 0, V(vcc,v00) )
R1 out1 out {RGOUT}
C1 out v00 {CGOUT}
.ends 74ACT02

.subckt 74ACT04 in1 out vcc v00
B1 out1 v00 V=if( (V(in1,v00)>1.4), 0, V(vcc,v00) )
R1 out1 out {RGOUT}
C1 out v00 {CGOUT}
.ends 74ACT04

.subckt 74ACT08 in1 in2 out vcc v00
B1 out1 v00 V=if( ((V(in1,v00)>1.4)&(V(in2,v00)>1.4)), V(vcc,v00), 0 )
R1 out1 out {RGOUT}
C1 out v00 {CGOUT}
.ends 74ACT08

.subckt 74ACT14 in1 out vcc v00
B1 out1 v00 V=if( (V(in1,v00)>1.4), 0, V(vcc,v00) )
R1 out1 out {RGOUT}
C1 out v00 {CGOUT}
.ends 74ACT14

* Model with hysteresis
.subckt 74ACT14x in1 out vcc v00
E1 e1 v00 in1 v00 1
R1 e1 1 1k
R2 v00 1 2k
R3 1 2 4k
C3 2 v00 1p
R4 2 3 1k
B1 3 v00 V=LIMIT(0, IF( (V(1,v00)>1), (100*(V(1,v00)-1)), 0 ), V(vcc,v00) )
G2 v00 out1 3 v00 -1
RG2 out1 vcc 1
R1 out1 out {RGOUT}
C1 out v00 {CGOUT}
.ends 74ACT14

.subckt LM7805C in out v00
B1 out1 v00 V=LIMIT(0, if( (V(in,v00)>7), 5, (V(in,v00)-2)), 5)
R1 out1 out .1
.ends LM7805C

;pop;corn;
"Ich hab Millionen von Ideen und alle enden mit Sicherheit tödlich."
 
#13
Lass uns das putzige 7805-Modell rauspulen und den Rest wegwerfen Rolleyes . Das wär ja übel viel Arbeit, das alles hinzeichnen zu müssen motz .

Eieiei... so gehts also nicht. Also "IXDD409.ASC" suchen.
 
#14
Kein Ding ... also an meiner Modifikation liegts nicht, auch das Ur Modell zieht Strom.

Der 7805 Clone sorgt für die Logik, sollte kein ärger machen, tippe eher auf ungünstiges schalten der Fets ... die sind wohl nie ganz zu Rolleyes
"Ich hab Millionen von Ideen und alle enden mit Sicherheit tödlich."
 
#15
Woher hast Du das Modell denn?
 
#16
Ixys ... bzw. angepasst nach sennewald ... das läuft von Hause aus so scheisse Sad
"Ich hab Millionen von Ideen und alle enden mit Sicherheit tödlich."
 
#17
1. Auch mal mit ner alten Spice-Version getestet?
2. Mal mit dem Control-Panel etwas rumprobiert?
3. Sennewald mal anmailen.

Immer noch alles besser, als das Monster abzumalen.
 
#18
1. nö ... denke nicht das sichs ändert
2. was soll das bewirken ?
3. möglichkeit ...
"Ich hab Millionen von Ideen und alle enden mit Sicherheit tödlich."
 
#19
Wart mal, Sennewald war im Mai am IXDI430 dran ... ma gucken ...
"Ich hab Millionen von Ideen und alle enden mit Sicherheit tödlich."
 
#20
Ich wart mal....

;pop;corn;