• .
  • Willkommen im Forum!
  • Alles beim Alten...
  • Du hast kaum etwas verpasst ;-)
  • Jetzt noch sicherer mit HTTPS
Hallo, Gast! Anmelden Registrieren


class D in VHDL
#21
Dampframme ??? hm, da fällt mir gleich wieder der spruch von Dieter Nuhr ein ... Rolleyes

oder du warst in Systemtheorie kank, vermute ich mal misstrau

fangen wir mal ganz bescheiden an:
ein 8x fs oversampling berechnen -> bei 44kHz + 2ms FIR länge nur 88 sampels
- dann brauchen wir (8fs = 352 kHz) alle 2,8 us ein ergebnis
-> somit 88 MACs -> 32 ns /MAC
wir müssen also aus 88 16b-sampels und rund 640 koeffizienten unter 32ns ein ergebnis haben, addieren, runden (vom noise-shaper noch gar nicht zu reden) , also rund alle 30ns ne 16x18b MUL + 36bit ADD + rundung + 700 x18bit speicher
für stereo alles doppelt, logisch. (koeff,ram nur 1x, also 800word ram)

nru mal so als beispiel...der "lustige" teil mit der PWM/PEM und dem shaper muss natürlich deutlich schneller sein

und was wolltest du gleich mit dem mini-CPLD nochmal machen ?
misstrau
    Don't worry about getting older.  You're still gonna do dump stuff...only slower
 
#22
Zitat:Original geschrieben von alfsch
und was wolltest du gleich mit dem mini-CPLD nochmal machen ?
Und wieder ist eine Illusion zerstört.... Rolleyes
 
#23
(aus meiner Zeit, als wir noch Bildverarbeitung machten) ist mir noch der Bresenham Algo in Erinnerung.

Im Ergebnis ist es so, dass man Multiplikation und Division auf Addition und Comparator reduzieren kann.
Ich vermute daher, dass man den minimalen Wandler doch noch sparsamer hinkriegt.
Grobe Idee:
i) "zeichne eine Komparatorlinie", verwende dazu den o.a. Alogorithmus.
Das lässt sich mit Addition, Vergleichen und ein paar Countern hinkriegen. Bei weiterer Vereinfachung ist dann nur noch ein Counter.
ii) vergleiche das das Dig-Signal mit dem Komparator und leite die PWN daraus ab.
Was man sicher noch braucht ist eine Null-Erkennung, sonst verbrät der Verstärker bei Nichtstun unnötig Energie.
Irgendwelche Schutzmechanismen wie "overheat" braucht man IMHO auch.

Erfahrungsgemäß sind verschiedene Timezones immer kritisch, weil man sich da leicht verhaspelt. So gesehen müsste man die digitalen Eingangsclock über eine PLL zum Systemclock machen. Da sowas immer Geld und Bauteilaufwand bedeutet würde ich es lieber mit FIFOs im FPGA und eben doch zwei Timezones machen.

Schön wäre natürlich ein FPGA mit selbst mitgebrachtem Flash, da ist die Schaltung einfacher und booten tut es auch schöner.
 
#24
#goodfellow , was meinst du zu dem XP2 ?
    Don't worry about getting older.  You're still gonna do dump stuff...only slower
 
#25
nix mehr ? Rolleyes

hier noch ne gute info bzgl 1-bit-wandler und noise-shaping:
http://www.beis.de/Elektronik/DeltaSigma...Sigma.html
Wink
[Bild: DeltaSigmaImprovedPower.GIF]
    Don't worry about getting older.  You're still gonna do dump stuff...only slower
 
#26
der XP2 macht einen guten Eindruck, weil er zunächst mal alles was man braucht on board hat (sogar PLLs) und selbst aus sich heraus booten kann.

Ob man mit den Zellen auf Dauer (=wenn man das Signal noch umrechnen will) hinkommt vermag ich noch nicht zu sagen.
Je nach Anlieferung der dig Daten könnte es auch bei den Pins eng werden bzw die Daten müssten gleich seriell reinkommen.

Habe Preis um die 20 EUR gefunden, ob das noch geht?

Das Beispielt mit dem Integrator/Comparator ist das analoge Analogon (hübsches Wortspiel) zu dem ditialen C>omparator, der mir vorschwebt.

 
#27
Zitat:Ob man mit den Zellen auf Dauer (=wenn man das Signal noch umrechnen will) hinkommt
na, hoffe doch Confused
hat ja 220kb RAM und extra DSP/mulitiplizierer drauf, was den cell-verbrauch zur filterberechnung deutlich reduziert
preis...s.o. 14eu bei mouser
    Don't worry about getting older.  You're still gonna do dump stuff...only slower
 
#28
habe gerade nen neuen Job angetreten und muss dazu noch umziehen.
Melde mich für einige Zeit ab.

LG

goodfellow
 
#29
Ich wünsche Dir viel Erfolg und gute Einarbeitung, goodfellow Smile
 
#30
"im Westen nichts Neues"

... habe ich zur Jahreswende einen neuen Job angenommen. Dazu musste ich noch umziehen und es kamen noch diverse private "Herausforderungen" hinzu.

Im Ergebnis ist es so, dass ich realistisch die nächsten Monate keine Zeit mehr haben werde, mich meinem Hobby zu widmen.

Das von mir mal angrissene Projekt interessiert mich zwar nach wie vor, eigentlich sogar mehr denn je, aber soweit es mich betrifft, wird es wohl noch einige Zeit auf Eis liegen bleiben.

Es grüßt

goodfellow
 
#31
Armer Kerl... Sad

Log Dich trotzdem bitte ab und an mal ein und schreib mal ein "hallo... immer noch im Stress" oder sowas. Das hilft mir, Dich von Karteileichen zu unterscheiden Wink

Thx
 
#32
VHDL hat ich auchma im studium aber das konntest vergessen nie zeit gehabt das zu vertiefen... aber geile sache isses.

es gibt mittlerweile völlig abartige digitale mischpulte auf FPGA basis. was ich philosophisch so interessant finde: im prinzip strukturiert man die chips ja jedesmal um. des is quasi wie ein elektrogehirn was dann dinge ausführt. eine software in hardware abgebildet. völlig genial...deswegen sind die auch so teuer!!!

grüße